¸ñÂ÷/Â÷·Ê
µðÁöÅРȸ·Î¼³°è
1. Á¦¸ñ : 4-Bit D Flip Flop ¼³°è
2. °³¿ä :
1) ¸ñÀû : 1 bit flip flopÀ» ÅëÇØ 4 bit flip flopÀ» VHDL°ú logic gate·Î ¼³°èÇÑ´Ù. ÀÌ °úÁ¤¿¡¼ VHDLÀÇ processÀÇ »ç¿ë¹ýÀ» ÀÍÈ÷°í, logic gateÀÇ ±¸Çö°ú process·ÎÀÇ ±¸ÇöÀÇ Â÷ÀÌÁ¡À» ºñ±³ÇØ º»´Ù.
2) ¹æ¹ý :
`1-bit flip flop`
(1) ÀÔ·ÂÀÌ D, Preset, Clear, ClockÀ̰í Ãâ·ÂÀÌ Q, notQÀÎ 1 bit D F/FÀ» VHDL ¾ð¾î·Î ¼³°èÇÑ´Ù.
(2) À§¿Í µ¿ÀÏÇÑ ÀÔÃâ·ÂÀ» °¡Áø 1 bit D F/FÀ» logic gate·Î ¼³°èÇÑ´Ù.
(3) µÑÀÇ ¼³°è °úÁ¤°ú °á°ú¸¦ ºñ±³ÇØ º»´Ù.
`4-bit flip flop`
(4) preset, clear, clockÀ» ÀÔ·ÂÇϰí, D°¡ 0¿¡¼ 3ÀÎ º¤Å͸¦ inputÀ¸·Î Q¿Í notQ¸¦ outputÀ¸·Î ÇÏ...
º»¹®/³»¿ë
µðÁöÅРȸ·Î¼³°è
1. Á¦¸ñ : 4-Bit D Flip Flop ¼³°è
2. °³¿ä :
1) ¸ñÀû : 1 bit flip flopÀ» ÅëÇØ 4 bit flip flopÀ» VHDL°ú logic gate·Î ¼³°èÇÑ´Ù. ÀÌ °úÁ¤¿¡¼ VHDLÀÇ processÀÇ »ç¿ë¹ýÀ» ÀÍÈ÷°í, logic gateÀÇ ±¸Çö°ú process·ÎÀÇ ±¸ÇöÀÇ Â÷ÀÌÁ¡À» ºñ±³ÇØ º»´Ù.
2) ¹æ¹ý :
`1-bit flip flop`
(1) ÀÔ·ÂÀÌ D, Preset, Clear, ClockÀ̰í Ãâ·ÂÀÌ Q, notQÀÎ 1 bit D F/FÀ» VHDL ¾ð¾î·Î ¼³°èÇÑ´Ù.
(2) À§¿Í µ¿ÀÏÇÑ ÀÔÃâ·ÂÀ» °¡Áø 1 bit D F/FÀ» logic gate·Î ¼³°èÇÑ´Ù.
(3) µÑÀÇ ¼³°è °úÁ¤°ú °á°ú¸¦ ºñ±³ÇØ º»´Ù.
`4-bit flip flop`
(4) preset, clear, clockÀ» ÀÔ·ÂÇϰí, D°¡ 0¿¡¼ 3ÀÎ º¤Å͸¦ inputÀ¸·Î Q¿Í notQ¸¦ outputÀ¸·Î ÇÏ´Â 4bitÀÇ D F/FÀ» 1bit F/F¸¦ ÅëÇØ¼ ¸¸µç´Ù.
(5) ¼³°èÇÑ F/F¸¦ °á°ú °ªÀ» Ãâ·ÂÇÏ¿© ÀÌÇØÇÑ´Ù.
3. ÀÌ·Ð
(1) Latch
EN
S
R
1
0
0
(no change)
1
0
1
0
1
1
0
1
1
1
1
(lllegal)
0
X
X
(no change)
µðÁöÅÐ ³í¸®È¸·Î¿¡ ÀÖ¾î¼ Latch´Â Çϳª ÀÌ»óÀÇ ºñÆ®¸¦ ÀúÀåÇϱâ À§ÇÑ µðÁöÅÐ ³í¸®È¸·Î¸¦ ¸»ÇÑ´Ù. Àü±âÀûÀ¸·Î µÎ°³ÀÇ ¾ÈÁ¤µÈ »óŸ¦ °¡Áö°í ÀÖ¾î¼ ¡¦(»ý·«)